Una CPU assegna un valore atomicamente alla memoria?

Question

Una domanda veloce di cui mi sono interrogato da tempo; La CPU assegna i valori atomicamente, oppure, è bit per bit (ad esempio, un intero a 32 bit).
Se è un bit alla volta, un altro thread che accede a questa posizione esatta ottiene una "parte" del valore da assegnare?

Pensa a questo:
Ho due thread e una variabile "unsigned int" condivisa (chiamiamola "g_uiVal").
Entrambi i fili si avvolgono.
On sta stampando "g_uiVal" con printf ("% u \ n", g_uiVal).
Il secondo aumenta semplicemente questo numero.
Il filo di stampa stampa mai qualcosa che non è totalmente o parte del valore "g_uiVal"?

in codice:

unsigned int g_uiVal; 

void thread_writer() 
{ 
g_uiVal++; 
} 
void thread_reader() 
{ 
while(1) 
    printf("%u\n", g_uiVal); 
} 

Answer 1

Dipende dalle larghezze del bus della CPU e della memoria. In un contesto PC, con qualcosa di diverso da una CPU molto antica, gli accessi fino a 32 bit di accesso sono atomici; Gli accessi a 64 bit possono o non possono essere. Nello spazio incorporato, molte (la maggior parte?) CPU hanno una larghezza di 32 bit e non è previsto nulla di più ampio, quindi il tuo int64_t è garantito per essere non atomico.

Answer 2

credo che l'unica risposta corretta è "dipende". Su cosa potresti chiedere?

Bene per gli avviatori che CPU. Ma anche alcune CPU sono atomiche per scrivere valori di larghezza di parole, ma solo quando sono allineate. In realtà non è qualcosa che puoi garantire a livello di linguaggio C.

Molti compilatori offrono "elementi intrinseci" per emettere operazioni atomiche corrette. Queste sono estensioni che agiscono come funzioni, ma emettono il codice corretto per l'architettura di destinazione per ottenere le operazioni atomiche necessarie. Ad esempio: http://gcc.gnu.org/onlinedocs/gcc/Atomic-Builtins.html

Answer 3

Per aggiungere a quanto è stato detto finora, un altro potenziale problema è il caching. Le CPU tendono a funzionare con la cache di memoria locale (su die) che può o meno essere scaricata immediatamente nella memoria principale. Se la scatola ha più di una CPU, è possibile che un'altra CPU non veda le modifiche per qualche tempo dopo che la CPU di modifica le ha fatte - a meno che non ci sia un comando di sincronizzazione che informa tutte le CPU che dovrebbero sincronizzare le loro cache on-die. Come puoi immaginare, una simile sincronizzazione può rallentare notevolmente l'elaborazione.

Answer 4

Non dimenticare che il compilatore presuppone il single-thread durante l'ottimizzazione e l'intera cosa potrebbe andare via.

Answer 5

Hai detto "bit per bit" nella tua domanda. Non credo che nessuna architettura funzioni un po 'alla volta, tranne che con alcuni bus specializzati per il protocollo seriale. Le operazioni di lettura/scrittura della memoria standard vengono eseguite con 8, 16, 32 o 64 bit di granularità. Quindi è POSSIBILE che l'operazione nel tuo esempio sia atomica.

Tuttavia, la risposta dipende fortemente dalla piattaforma.

• Dipende dalle capacità della CPU. L'hardware può eseguire un'operazione atomica a 32 bit ? Ecco un suggerimento: se la variabile su cui stai lavorando è maggiore di rispetto alla dimensione del registro nativo (ad esempio int a 64 bit su un sistema a 32 bit), è sicuramente NON atomico.
• Dipende dal modo in cui il compilatore genera il codice macchina. Potrebbe aver trasformato l'accesso della variabile a 32 bit in 4 letture di memoria a 8 bit.
• Diventa complicato se l'indirizzo di ciò che si sta accedendo non è allineato attraverso il limite di parola naturale di una macchina. È possibile colpire un errore di cache o pagina.

È MOLTO POSSIBILE che si visualizzi un valore corrotto o imprevisto utilizzando l'esempio di codice che è stato pubblicato.

La piattaforma probabilmente fornisce un metodo per eseguire operazioni atomiche. Nel caso di una piattaforma Windows, è tramite lo Interlocked functions. Nel caso di Linux/Unix, guarda lo atomic_t type.

Answer 6

POSIX definisce il tipo speciale sig_atomic_t che garantisce che le scritture siano atomiche rispetto ai segnali, che lo rendono anche atomico dal punto di vista di altri thread come desiderato. Non definiscono in modo specifico un tipo di cross-thread atomico come questo, poiché si presuppone che la comunicazione dei thread sia mediata da mutex o altre primitive di sincronizzazione.

Answer 7

Considerando i moderni microprocessori (e ignorando i microcontrollori), l'assegnazione a 32 bit è atomica, non bit per bit.

Tuttavia, ora completamente fuori dall'argomento della tua domanda ... il thread di stampa potrebbe ancora stampare qualcosa che non è previsto a causa della mancanza di sincronizzazione in questo esempio, naturalmente, a causa del riordino delle istruzioni e di più core ciascuno con il loro possedere la copia di g_uiVal nelle loro cache.