cpu-architecture

5calore

1risposta

Più economico/meno intrusivo modo di aggiornare atomicamente un po '?

Qual è la tecnica più economica per aggiornare un singolo bit (da un std::bitset) atomicamente? Non credo che x86 BTR sia atomico. Mi chiedo se dovrei leggere il byte più vicino e quindi utilizzare un

c++ multithreading x86 atomic cpu-architecture 2015-05-26

---

8calore

2risposta

von neumann vs harvard architecture

Perché l'architettura computerizzata basata sull'architettura von Neumann è preferita all'architettura di Harvard, quando si progettano personal computer; mentre l'architettura di Harvard viene utiliz

hardware cpu-architecture von-neumann harvard-architecture 2014-11-09

---

6calore

3risposta

Perché la mia CPU improvvisamente funziona il doppio più velocemente?

Ho cercato di utilizzare un semplice profiler per misurare l'efficienza di alcuni codici C su un server scolastico, e sto colpendo una situazione strana. Dopo un breve periodo di tempo (mezzo secondo

c performance cpu-architecture 2014-11-21

---

5calore

2risposta

Ogni core ha il proprio set privato di registri?

Guardando da questo core Intel i7 Nehalem microarchitecure Sembra che ogni core ha il proprio file di registro privata. Quindi ho un paio di brevi domande, perché pensavo che esistesse solo un set di

memory memory-management cpu-registers cpu-architecture 2015-03-02

---

6calore

2risposta

Che cos'è il CMOV che migliora le prestazioni della pipeline della CPU?

Capisco quando una succursale è facilmente prevedibile è meglio usare un'istruzione IF perché il ramo è totalmente gratuito. Ho imparato che se il ramo non è facilmente prevedibile, allora un CMOV è m

assembly x86 branch cpu-architecture 2014-11-25

---

5calore

2risposta

Quali parti del codice ARMv4/5/6 non funzionano su ARMv7?

È a mia conoscenza che i processori ARMv7, come il Cortex-A9, sono per la maggior parte compatibili con il codice a ritroso per versioni di architettura ARM precedenti. Tuttavia, ho letto i report di

arm backwards-compatibility cpu-architecture binary-compatibility 2013-10-26

---

17calore

1risposta

Accesso alla memoria Haswell

Stavo sperimentando con i set di istruzioni AVX -AVX2 per vedere le prestazioni dello streaming su array consecutivi. Quindi ho sotto l'esempio, dove faccio memoria di base leggere e memorizzare. #inc

c++ memory intel cpu-architecture avx2 2013-10-27

---

5calore

1risposta

Eccezione in msvcrt linkato staticamente utilizzando Visual Studio 2012

Sembra esserci un problema nella versione collegata in modo statico di VS2012. L'avvio di un'applicazione console su un vecchio sistema comporta un'eccezione, ogni volta che vengono utilizzati i fluss

c++ visual-studio-2012 cpu-architecture msvcrt sse2 2013-09-10

---

9calore

1risposta

Tutte le architetture Intel 64 bit supportano le istruzioni SSSE3/SSE4.1/SSE4.2?

Ho cercato sul web e intel Software manual. Ma non sono in grado di confermare se tutte le architetture di Intel 64 supportano fino a SSSE3 o fino a SSE4.1 o fino a SSE4.2 o AVX, ecc. In modo che sare

intel simd cpu-architecture 2015-01-28

---

5calore

1risposta

Esistono architetture che non utilizzano il complemento a due per la rappresentazione di valori negativi?

I vantaggi dell'utilizzo del complemento a due per la memorizzazione di valori negativi in ​​memoria sono ben noti e ben discussi in questa scheda. Quindi, mi chiedo: Do o esistevano alcune architettu

cpu-architecture dataformat 2014-09-08

---