cpu-architecture

6calore

1risposta

Consistenza contatore orologio multicore

Sto provando a misurare una differenza di contatori di clock tra due punti temporali in un modulo del kernel. Io uso la seguente funzione denominata get_ccnt() per ottenere un controvalore orologio ad

c assembly x86 cpu-architecture 2015-06-15

---

6calore

1risposta

concetto descrittore in NIC

Sto cercando di capire il concetto di descrittori Rx e Tx utilizzati nel codice del driver di rete. Sono Descrittori nel software (RAM) o nell'hardware (scheda NIC). Come si riempiono. MODIFICA: quind

cpu cpu-architecture 2016-04-14

---

5calore

1risposta

Cosa sono i registri ombra in MIPS e come vengono utilizzati?

Quando ho letto dell'architettura MIPS, ho trovato i registri ombra che si dice siano copie di registri di uso generale. Non ho potuto capire quanto segue: Quando vengono utilizzati i registri ombra?

mips cpu cpu-registers cpu-architecture 2015-07-15

---

5calore

2risposta

x86-64 utilizzo di LFENCE

Sto cercando di capire il modo corretto di utilizzare le recinzioni quando si misura il tempo con RDTSC/RDTSCP. Diverse domande su SO relative a questo hanno già avuto una risposta elaborata. Ne ho es

assembly x86-64 cpu-architecture atomicity 2016-05-26

---

5calore

1risposta

Qual è la differenza tra il multithreading temporale e il super-threading?

Ci sono due termini: Temporal multithreading: In grana fine multithreading temporale, il principale gasdotto processore può contenere più thread, con contesto interruttori efficacemente intervengono f

multithreading concurrency parallel-processing cpu cpu-architecture 2015-10-04

---

5calore

2risposta

Possono le istruzioni atomiche scavalcare le linee della cache?

È possibile che le istruzioni x86 come LOCK DEC si trovino a cavallo di più linee di cache o che esse siano seg-fault? Non chiedere se sono , solo se consentito. (so che alcune istruzioni SSE devono e

assembly x86 intel cpu-architecture 2015-10-23

---

8calore

2risposta

Come dividere per 9 usando solo i turni/add/sub?

La settimana scorsa ero in un'intervista e c'era un test come questo: Calcolare N/9 (dato che N è un numero intero positivo), utilizzando solo sinistra shift, SHIFT DESTRA, addizioni, sottrazioni istr

algorithm assembly cpu-architecture integer-arithmetic 2016-03-21

---

11calore

1risposta

Coda istruzioni CPU Intel fornisce la previsione del ramo statico?

Nel volume 3 dei manuali Intel che contiene la descrizione di un contatore di eventi hardware: BACLEAR_FORCE_IQ conta il numero di volte che un BACLEAR è stato costretto dalla coda di istruzioni. Il Q

performance assembly x86 cpu-architecture branch-prediction 2015-07-26

---

14calore

2risposta

Analogico mondo reale a TIS-100

Il gioco recente TIS-100 è incentrato su un'architettura macchina piuttosto interessante, in cui la CPU è costituita da "nodi" che possono comunicare ai loro vicini adiacenti. Purtroppo non riesco a t

cpu-architecture isa stream-processing tis-100 2015-06-09

---

5calore

2risposta

Memory Data Register (MDR) vs Memory Buffer Register (MBR)

Wikipedia fornisce una definizione simile per i registri dei dati di memoria (https://en.wikipedia.org/wiki/Memory_buffer_register) e i registri del buffer di memoria ( https://en.wikipedia.org/wiki/M

cpu cpu-registers cpu-architecture 2016-03-02

---