system-verilog

5calore

3risposta

Qual è il punto di un blocco iniziale "normale"?

Sto leggendo alcuni terzi Verilog, e ho trovato questo: function [31:0] factorial; input [3:0] operand; reg [3:0] index; begin factorial = operand ? 1 : 0; for(index = 2; i

verilog system-verilog 2012-04-02

---

5calore

2risposta

Esistono validi strumenti di gestione delle dipendenze che non sono specifici della lingua?

Sto cercando uno strumento di gestione delle dipendenze che non sia specifico di Java o di qualsiasi altra lingua. Utilizziamo SystemVerilog, un linguaggio di descrizione dell'hardware, per creare mod

dependency-management system-verilog 2012-03-02

---

9calore

2risposta

Incremento di più Genvars in Verilog Generate Statement

Sto cercando di creare un comparatore multistadio in verilog e non riesco a capire come incrementare più genvars in un singolo ciclo di generazione. Sto cercando il seguente: genvar i,j; //Level 1 g

hardware syntax-error verilog system-verilog hdl 2012-03-05

---

9calore

2risposta

Differenza tra @ (posked Clk); a <= 1'b1; e @ (posedge Clk) a <= 1'b1;

C'è qualche differenza tra @(posedge Clk); a<= 1'b1; e @(posedge Clk) a<= 1'b1; Annotare il punto e virgola dopo Clk. Mi sono imbattuto in righe di codice simili quando stavo sfogliando

verilog system-verilog 2012-01-18

---

7calore

2risposta

perché dovrei usare i vettori decompressi in System Verilog?

Seguito su this domanda sulla differenza tra i vettori imballati e decompressi in SV, perché dovrei voler utilizzare mai vettori decompressi? Pranzo vettori hanno questi vantaggi che spacchettato vett

system-verilog 2009-02-04

---