tlb

6calore

1risposta

Kernel Linux Invalidazione voci TLB

Nel kernel linux, ho scritto codice che assomiglia a copy_page_range (mm/memoria.c) in modo da copiare la memoria da un processo a un altro con l'ottimizzazione COW. Gli indirizzi di destinazione e di

c caching linux-kernel tlb 2011-12-05

---

7calore

1risposta

Tabella vs TLB

La tabella della pagina associa ciascuna pagina virtuale al frame fisico associato. Il TLB fa lo stesso eccetto che contiene solo un sottoinsieme della tabella delle pagine. Qual è lo scopo del TLB se

memory memory-management tlb 2016-04-19

---

14calore

1risposta

L'indirizzamento fisico o virtuale viene utilizzato nei processori x86/x86_64 per la memorizzazione nella cache in L1, L2 e L3?

Quale indirizzamento viene utilizzato nei processori x86/x86_64 per la memorizzazione nella cache in L1, L2 e L3 (LLC) - fisico o virtuale (utilizzando PT/PTE e TLB) e in qualche modo influisce su PAT

caching x86 virtual-memory tlb virtual-address-space 2013-09-26

---

5calore

2risposta

Prevenzione esecuzione memoria MIPS

Sto facendo qualche ricerca con l'architettura MIPS e mi chiedevo come sono implementati i sistemi operativi con le istruzioni limitate e la protezione della memoria che offre mips. Mi sto chiedendo i

memory operating-system mips computer-architecture tlb 2011-11-18

---

8calore

1risposta

Utilizzo ARM11 Translation Lookaside Buffer (TLB)?

Esiste una guida decente che spiega come utilizzare le tabelle TLB (Translation Lookaside Buffers) su un nucleo ARM1176JZF-S? Dopo aver esaminato la documentazione tecnica relativa a quella piattaform

arm tlb armv6 2012-01-24

---

19calore

3risposta

Mancanze del TLB e mancanze della cache?

Qualcuno potrebbe spiegare la differenza tra una mancata notifica TLB (Translation lookaside buffer) e una mancanza di cache? Credo di aver scoperto che TLB si riferisce ad una sorta di indirizzo di m

performance caching operating-system cpu-architecture tlb 2012-05-04

---

11calore

1risposta

Più dimensioni di pagina enorme in Linux (x86-64)?

Il Linux su x86-64 supporta più dimensioni di pagina enormi (ad es., Dimensioni di pagina da 2 MB e 1 GB oltre la dimensione della pagina di base di 4KB)? Se sì, c'è un modo per specificare che per un

linux-kernel tlb mmu 2012-05-07

---

7calore

2risposta

Memoria del kernel (voci dell'indirizzo virtuale) in TLB?

Linux è il sistema operativo e ARM è il processore indicato in questo contesto. Il TLB contiene sia indirizzi virtuali del kernel sia spazi utente? La memoria del kernel inizia da 0xc000_0000 e va a 0

linux memory-management hardware kernel tlb 2011-12-12

---

6calore

4risposta

cache miss, una mancata TLB e un errore di pagina

Qualcuno può spiegare chiaramente la differenza tra un errore di cache, un errore tlb e un errore di pagina, e come influiscono sull'effettivo tempo di accesso alla memoria?

caching memory operating-system memcached tlb 2016-06-15

---

17calore

1risposta

Avvisare il processore Prolog per utilizzare pagine gigantesche

Esistono implementazioni Prolog che supportano l'utilizzo di pagine enormi (2 MB/4 MB per pagina di memoria) anziché le pagine di memoria di vaniglia 4Kb. Idealmente, vorrei dichiarare all'interprete/

performance prolog virtual-memory tlb huge-pages 2015-03-27

---