5calore
4risposta
In VHDL ..... come contare gli zeri iniziali del vettore?
9calore
1risposta
Come avviare Xilinx ISE Web Pack su Ubuntu?
6calore
1risposta
È possibile creare una forma d'onda di simulazione dall'output di yosys
6calore
2risposta
5calore
3risposta
Come inviare dati a AXI-Stream in Zynq dallo strumento software?
5calore
1risposta
Trasferimento di lettura DMA PCIe da PC a FPGA
5calore
2risposta
Architettura di submodulo VHDL alternativa per simulazione
5calore
2risposta
6calore
1risposta
Qual è il modo più semplice per trasmettere un segnale su MGT di Xilinx FPGA?
7calore
2risposta
Driver Linux Trasferimento DMA a una scheda PCIe con PC come master