6calore
1risposta
come dichiarare array bidimensionali e relativi elementi in VHDL
8calore
3risposta
Confronto tra un lungo std_logic_vector e gli zeri
7calore
2risposta
Differenza tra operatori mod e rem in VHDL?
6calore
2risposta
5calore
2risposta
7calore
4risposta
Come convertire 8 bit in 16 bit in VHDL?
5calore
4risposta
Posso accedere a una costante all'interno di un'entità istanziata dall'esterno?
5calore
3risposta
Istanziazione componente vs Entità istanziata in VHDL
11calore
2risposta
Come ignorare le porte di output con le mappe delle porte
7calore
2risposta
Come pre-processare i file sorgente mentre una Sfinge è in esecuzione?