6calore
2risposta
Confronto tra FPGA e design ASIC
6calore
2risposta
16calore
4risposta
Errore nell'aggiunta di std_logic_vectors
6calore
1risposta
Come configurare Eclipse per il design FPGA in VHDL e Verilog?
5calore
1risposta
rapporto tra flopping e meta-stabilità
5calore
4risposta
È necessario registrare entrambi gli ingressi e le uscite di ogni nucleo hardware?
6calore
3risposta
Uso di XILINX XPS con Microblaze: il modo più rapido per programmare la fpga
27calore
7risposta
Esperienze con Test Driven Development (TDD) per progettazione logica (chip) in Verilog o VHDL
12calore
2risposta
Dove posso trovare un elenco definitivo dei codici di errore ModelSim?
7calore
2risposta
Idee per un decodificatore flessibile/generico in VHDL